یک مبدل آنالوگ به دیجیتال ثبات تقریب متوالی با آلگوریتم بهبود یافته برای کاهش عناصر مبدل دیجیتال به آنالوگ خازنی
Publish place: Electronics Industries Quarterly، Vol: 12، Issue: 2
Publish Year: 1400
Type: Journal paper
Language: Persian
View: 257
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
JR_SAIRAN-12-2_006
Index date: 1 November 2021
یک مبدل آنالوگ به دیجیتال ثبات تقریب متوالی با آلگوریتم بهبود یافته برای کاهش عناصر مبدل دیجیتال به آنالوگ خازنی abstract
در این مقاله یک مبدل آنالوگ به دیجیتال (ADC) هشت بیتی که با استفاده از یک ثبات تقریب متوالی (SAR) بهبود یافته طراحی شده، معرفی می شود. در ساختار پیشنهادی مبدل SAR از انتگرال گیری که با یک مبدل دیجیتال به آنالوگ (DAC) ادغام شده، استفاده می شود. وجود انتگرال گیر در ورودی ADC نیاز به مدار نمونه بردار و نگهدار را برطرف کرده و برای تولید سطوح مختلف ولتاژ در DAC از آن استفاده می شود. بدین ترتیب آلگوریتم تقریب متوالی طوری در ساختار پیشنهادی طوری بهبود یافته که با تعداد خازن های کمتری در DAC، سطوح ولتاژ مورد نیاز فراهم می شوند. بنابراین با یک آرایه خازنی کاهش یافته در DAC پیچیدگی مدار کاسته شده و سطح سیلیکون کمتری اشغال می شود. مبدل پیشنهادی عملیات تبدیل ورودی آنالوگ را به کد دیجیتال در ۱۰ پالس ساعت به اتمام می رساند. برای بررسی روش پیشنهادی، مدار مربوط به مبدل SAR در سطح ترانزیستوری با استفاده از تکنولوژی CMOS ۰.۱۸ میکرومتر با ولتاژ تغذیه ۱.۸ ولت طراحی و شبیه سازی شده است. نتایج شبیه سازی نشان می دهند که نسبت سیگنال به نویز و اعوجاج برای پهنای باند ورودی ۶۴۰ کیلوهرتز ۴۸.۳ دسی بل، بیت موثر ۷.۷۴ بیت و مصرف توان ۰.۸۵ میلی وات می باشند.
یک مبدل آنالوگ به دیجیتال ثبات تقریب متوالی با آلگوریتم بهبود یافته برای کاهش عناصر مبدل دیجیتال به آنالوگ خازنی Keywords:
یک مبدل آنالوگ به دیجیتال ثبات تقریب متوالی با آلگوریتم بهبود یافته برای کاهش عناصر مبدل دیجیتال به آنالوگ خازنی authors
میلاد تکجو
گروه برق، دانشکده فنی، دانشگاه گیلان
شهباز ریحانی
گروه برق، دانشکده فنی، دانشگاه گیلان