طراحی و پیاده سازی سخت افزاری بهینه کنترل کننده باز پیکربندی جزیی با حداقل منابع مصرفی در FPGA
Publish Year: 1401
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 85
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICPCONF08_094
تاریخ نمایه سازی: 9 مهر 1401
Abstract:
یکی از چالش های جدی در پیاده سازی سخت افزاری بر روی تراشه های FPGA مبتنی بر روش باز پیکربندی جزیی، پیاده سازی بهینهکنترل کننده فرآیند است. به طوری که کمترین میزان مصرف منابع درون FPGA را به خود اختصاص دهد. در این مقاله روشی جهتطراحی و پیاده سازی سخت افزاری یک ماژول کنترل کننده بازپیکربندی جزیی با حداقل منابع مصرفی ارائه شده است. روش پیشنهادیتوانست منابع سخت افزاری را نسبت به روش AXI-HWICAP تا حدود ۵۰ % کاهش و نسبت به روش AC-ICAP تا ۷۵ % کاهش ونسبت به ZyCAP نیز ۶۰ % کاهش دهد. ضمن اینکه محدودیتی در استفاده از روش پیشنهادی در تراشه ها با معماری مختلف وجودندارد.
Keywords:
Authors
محمدجعفر علوی اصل
پژوهشگر، دانشگاه جامع امام حسین(ع)، تهران
دانیال شهریاری
پژوهشگر، دانشگاه جامع امام حسین(ع)، تهران
شهرام رامی
پژوهشگر، دانشگاه جامع امام حسین(ع)، تهران