طراحی یک PUF کارآمد با استفاده از روش ترکیبی تاخیر-حافظه

امروزه و گسترش دامنه ی نیازهای وابسته به تکنولوژی و به خصوص با ورود اینترنت اشیا به عرصه ی ،ظهور بوردهای مدارهای مجتمع دیجیتال برنامه ،پذیر که قابل باز پیکربندی هستند بیش از پیش مورد استفاده قرار میگیرند این بوردها با توجه به تکنولوژی مورد استفاده در درونشان میتوانند در عین پاسخگویی سریع و مناسب برای انجام عملیاتهای خاص برنامه ریزی شوند و از این نظر بسیار انعطاف پذیر هستند. این گسترش استفاده به خصوص در اینترنت اشیاء که تعداد کثیری از دادههای بعضا محرمانه را جا به جا میکنند نگرانی هایی در زمینه ی حفظ اطلاعات خصوصی و محرمانه و محافظت از آنها در برابر حملات فیزیکی و سایبری را ایجاد کرده است. در این زمینه و برای پاسخ به این نیاز توابع تکثیر ناپذیر فیزیکی که توابع منطقا ساده ای هستند و از مشخصه های الکترونیکی درونی و منحصر به فرد دستگاه ها استفاده . کنند معرفی شده اند آربیترها که نوعی از پافها هستند به دلیل ماهیت ساختاری این دسته از بوردها و تلاقی آن در مواردی با ساختار این توابع همواره چالشهایی را در پیاده سازی به همراه داشته اند و امضاهای تولید شده توسط این نوع توابع از نظر منحصر به فرد بودن مشکلاتی داشته اند. در این طرح، سعی شده تا با مراجعه به این موضوع و نیاز، آربیتریطراحی و مطرح شود که علاوه بر برطرف کردن مشکل پیاده ساز ی در منطق مدارهای مجتمع دیجیتال برنامه پذیر، امضاهایی بامشخصه های مطلوب را تولید کند. در نتایج مشاهده شد که میتوان با مساحت ۱۱۲ CLB تعداد ۲۱۰ بیت خروجی را تولید کرد.همچنین با محاسبه ی نتایج تابع پیشنهادی، مقادیر ۴۳ درصد برای Uniqueness ، ۵۲.۸۰ درصد و ۵۲.۱۳ درصد به ترتیب برایRandomness و Bit-aliasing محاسبه شد.

Keywords:

FPGA , Physical Unclonable Function , امنیت سخت افزار , Arbiter PUF , تعیین هویت