طراحی و شبیه سازی سلول تمام جمع کننده تکنولوژیCMOS 90nmباتوان مصرفی پایین

در این مقاله سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین در تکنولوژیCMOS 90nm ارائه می شود و مدار پیشنهادی از نظرسرعت ، توان مصرفی ، نسبت به دیگر مدارات مطرح شده از موقعیت خوبی برخوردار خواهد بود.در این تحقیق با معرفی ومرور ویژگی ومعایب برخی از سلولهای تمام جمع کننده قبلی، سعی در ارائه سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین و فرکانس بالا در تکنولوژیCMOS1 90nm داریم و نتایج شبیه سازی که توسط نرم افزارهایCosmosScope و Hspiceبا پریود 1nm در دمای اتاق، فرکانس کار یکسان و منابع تغذیهمتفاوت.نشان می دهد که این سلول در مقایسه با سایر سلول هایFull- Adder دارای توان مصرفی وتاخیرپایینی است. شبیه سازی کلیه مدارها را انجام می دهیم تا تاخیر هر سلول، توان مصرفی و حاصل ضرب توان در تاخیرPDP را محاسبه نماییم. هدف آن است که حتی الامکان طرح ارائه شده نسبت به دیگرمدارها از لحاظ سرعت و توان مصرفی برتری داشته باشد

Keywords:

PDP , XOR , GDI , Full-Adder , CMOS 90nm