سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه

Publish Year: 1391
Type: Conference paper
Language: Persian
View: 1,122

This Paper With 7 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

ICNE01_146

Index date: 30 April 2013

کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه abstract

امروزه ناحیه تمرکز اصلی در صنعتVLSIاتلاف توان و مصرف توان تراشه میباشد فناوری اکسید – فلز – نیمه هادی های مکمل یاCMOSیک فناوری برجسته در صنعت جهانی مدارهای مجتمعIC است و به عنوان محصولاتی با اتلاف توان کم و چگالی زیاد و وسیله سوییچ کنندگی نسبتا ایده آل شناخته شده است . این ویژگی سبب شده که این مدارها دارای محاسن متمایزی نسبت به دیگر فناوری ها همچونGaAs و nMOS باشند . هم اکنون صنعت به سوی نانوتکنولوژی درحال حرکت است.این مقاله منابع اصلی اتلاف توان دینامیکی و مشخصه انتقالی را مورد تجدید قرار میدهد و برای حل این مشکل از تکنیکهای متفاوت اندازه ترانزیستوردر مقیاس نانو و کاهش من بع تغذیه بهره گرفته است

کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه Keywords:

توان دینامیکی , مدار وارونگرCMOSمشخصه انتقالی ولتاژ VTCمقیاس های نانو و غیر نانو , نرم افزار hspice

کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه authors

فروغ فلاحی

دانشجوی کارشناسی ارشد مهندسی برق – الکترونیک دانشگاه آزاد اسلامی وا

محمود آل شمس

عضو هیات علمی دانشگاه آزاد اسلامی واحد فسا

عباس کمالی

عضو هیات علمی دانشگاه آزاد اسلامی واحد فسا

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
فر شا د، فتحی، محمو 5 _ _ طر ا ...
د ا نشگا ه آ ز ا د ا سلامی ...
c.sharma., "dynamic power dissipation and reduction by reducind transistor sizing ...
B.Pontikakis andM. Nekili, _ New Area-Power Efficient Split- [5] _ ...
Morocco, Oct. 29-3 1, 2001. ...
نمایش کامل مراجع

مقاله فارسی "کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه" توسط فروغ فلاحی، دانشجوی کارشناسی ارشد مهندسی برق – الکترونیک دانشگاه آزاد اسلامی وا؛ محمود آل شمس، عضو هیات علمی دانشگاه آزاد اسلامی واحد فسا؛ عباس کمالی، عضو هیات علمی دانشگاه آزاد اسلامی واحد فسا نوشته شده و در سال 1391 پس از تایید کمیته علمی اولین کنفرانس ملی نانوالکترونیک ایران پذیرفته شده است. کلمات کلیدی استفاده شده در این مقاله توان دینامیکی ، مدار وارونگرCMOSمشخصه انتقالی ولتاژ VTCمقیاس های نانو و غیر نانو ، نرم افزار hspice هستند. این مقاله در تاریخ 10 اردیبهشت 1392 توسط سیویلیکا نمایه سازی و منتشر شده است و تاکنون 1122 بار صفحه این مقاله مشاهده شده است. در چکیده این مقاله اشاره شده است که امروزه ناحیه تمرکز اصلی در صنعتVLSIاتلاف توان و مصرف توان تراشه میباشد فناوری اکسید – فلز – نیمه هادی های مکمل یاCMOSیک فناوری برجسته در صنعت جهانی مدارهای مجتمعIC است و به عنوان محصولاتی با اتلاف توان کم و چگالی زیاد و وسیله سوییچ کنندگی نسبتا ایده آل شناخته شده است . این ویژگی سبب شده که این مدارها دارای ... . برای دانلود فایل کامل مقاله کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه با 7 صفحه به فرمت PDF، میتوانید از طریق بخش "دانلود فایل کامل" اقدام نمایید.