طراحی مبدلهای آنالوگ به دیجیتال فقط - ماسفت با دقت بالا به کمک کالیبراسیون دیجیتال
Publish place: 15th Iranian Conference on Electric Engineering
Publish Year: 1386
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 2,318
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE15_355
تاریخ نمایه سازی: 17 بهمن 1385
Abstract:
امکان پیاده سازی مبدل های آنالوگ به دیجیتال پایپ لاین ولتاژ پایین و با دقت بالا در تکنولوژی استاندارد دیجیتال CMOS در این مقاله مورد بررسی قرار گرفته است. برای این منظور ، اعوجاج ناشی از تعویض خازن های ایده آل با خازن های جبران سازی شده در ناحیه تهی از نوع ماسفت در طبقات پایه 1/5 بیت مبدل های پایپ لاین، به منظور کالیبراسیون در حوزه دیجیتال مدل سازی شده است. سپس به منظور اثبات کارایی مدل های پیشنهاد شده، روند کالیبراسیون دیجیتال یک مبدل 12 – بیت و 65 MS/s فقط – ماسفت در تکنولوژی 0.18mm استاندارد دیجیتال ارائه شده است. نتایج شبیه ساززی نشان می دهد که با استفاده از الگوریتم کالیبراسیون پیشنهادی در فرکانس نمونه برداری 65MS/s و ورودی نرخ نایکیست ، نسبت سیگنال به نویر و اعوجاج (SNDR)، رنج دینامیکی تهیه از هارمونیک های کاذب (SFDR) و تعداد بیت های موثر (ENOB) مبدل به ترتیب 26.24 دسی بل، 34.53دسی بل و 4.359 بیت بهبود یافته اند.
Keywords:
Authors
حامد امین زاده
آزمایشگاه طراحی سیستمهای مجتمع، گروه مهندسی برق، دانشگاه فردوسی مش
رضا لطفی
آزمایشگاه طراحی سیستمهای مجتمع، گروه مهندسی برق، دانشگاه فردوسی مش
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :