ارائه یک روش مسیریابی جهت کارآمدی و مقایسه با الگوریتم های قطعی شبکه بر روی تراشه دو بعدی مش

Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,454

This Paper With 10 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

CSITM01_052

تاریخ نمایه سازی: 10 شهریور 1393

Abstract:

شبکه بر تراشه ها دیدگاهی برای حل مشکلات انعطاف پذیری، مقیاس پذیری واطمینان پذیری در کاربردهای مختلفهستند، شبکه بر تراشه یک روش اقتصادی برای ادغام سیستم های پیچیده در یک تراشه واحد با تکنولوژی VLSI پیشرفته است. با توسعه محصولات وبرنامه های کاربردی، رقابت ها وفرصت های زیادی در زمینه معماری شبکه برتراشه فراهم شده است. بسیاری از ابزارها نیازمند توسعه معماری شبکه بر تراشه برای یک کاربرد خاص خواهند بودوابزاری که بتواندیک کاربرد خاص خواهند بود و ابزاری که بتواند یک کاربرد یا مجموعه ای از کاربردها رادر یک معماری شبکه بر تراشه نماید، ضروری است. کارایی شبکه بر روی تراشه بطور عمده وابسته به تکنیک مسیریابی مورد استفاده در آن می باشد. در این مقاله یک الگوریتم مسیریابی ارائه شده که با استفاده از آن بسته های اطلاعاتی را باکارایی بالا بین گره های مبدا و مقصد انتقال می دهد و همچنین یک روش مسیریابی نیمه وفقی– قطعی می باشد که در نهایت با دو الگوریتم های مسیریابی قطعی کارا مقایسه می شود.

Keywords:

Authors

نینا جهانبازی

دانشگاه آزاد اسلامی واحد اراک، گروه کامپیوتر، اراک، ایران

مهدی فرتاش

دانشگاه آزاد اسلامی واحد اراک، گروه کامپیوتر، اراک، ایران

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Xue, Lei, et al. _ _ _ _ use, and ...
  • Hu, Jingcao, and Radu Marculescu. "Exploiting the routing flexibility for ...
  • Dall'Osso, Matteo, et al. "Xpipes: a latency insensitive parameterized network ...
  • Leighton, F. Thomso. "Introduction to Parallel Algorithms and Architectures Morgan ...
  • Zonouz, Amir Ehsani, et al. "A fault tolerant NoC architecture ...
  • M irza-Aghatabar, Mohammad, et al. "An empirical investigation of mesh ...
  • Van der Wijngart, Rob F., Timothy G. Mattson, and Werner ...
  • Ge, Zhiwei, et al. "A scalable end effective routing algorithm ...
  • Meghdadi, Majid, Suat Ozdemir, and Inan Giler. "A survey of ...
  • Sanchez, Daniel, et al. "An analysis of on-chip interconnection networks ...
  • Duato, Jose, et al. "A new scalable and cost-effective congestion ...
  • Jang, Wooyoung, and David Z. Pan. " A vo Itage-frequency ...
  • Lotfi-Kamran, Pejman, et al. "EDXY-A low cost conge stion-aware routing ...
  • Bjerregaard, Tobias, and Shankar Mahadevan. _ survey of research and ...
  • ZOU, Yong; PASRICHA, Sudeep. NARCO: neighbor aware turn model-based fault ...
  • Daneshtalab, Masoud, et al. "Adaptive input-output selection based on-chip router ...
  • M. Li, Q. A. Zeng, and W. B. John, "DyXY-A ...
  • Tsai, Wen-Chung, et al. "Networks on chips: structure and design ...
  • applications." Electron Devices, IEEE Transactions on 50.3 (2003): 601-609. ...
  • نمایش کامل مراجع