طراحی مدار نمونه بردار و نگهدار با توان مصرفی پایین و دقت بالا در تکنولوژی 32 نانومتر ترانزیستورهای مبتنی بر نانولوله های کربنی
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,194
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE06_301
تاریخ نمایه سازی: 1 مهر 1394
Abstract:
در این مقاله یک تکنیک جدید جهت تحقق مدار نمونه بردار و نگهدار تمام دیفرانسیلی با قابلیت نمونه برداری خط به خط در تکنولوژی 32 نانومتر ترانزیستورهای مبتنی بر نانولوله های کربنی ارائه گردیده است. مدار پیشنهادی قابلیت نمونه برداری با فرکانس نمونه برداری دو برابر فرکانس کلاک مدار و با سرعت بسیار بالا، توان مصرفی بسیار پایین و دقت بالا را در ولتاژ پایین دارا می باشد. طراحی تمام دیفرانسیلی، خطای ناشی از اغتشاشات و اثرات مد مشترک را کاهش داده و دقت نمونه برداری را به طور چشم گیری افزایش می دهد. عملکرد مدار در فرکانس های مختلف نمونه برداری با ولتاژ ورودی سینوسی و دامنه 0.9Vppd در نرم افزار HSPICE_vD-2010.03 شبه سازی و خروجی مدار مورد بررسی و ارزیابی قرار گرفته است. این ارزیابی گویای عملکرد بسیار بهینه مدار است. مدار پیشنهادی در فرکانس نمونه برداری 8Ghz دارای اغتشاشات هارمونیک کل (THD) کمتر از -51.3dB، متناظر با دقت نمونه برداری بیش از 8bit برای ورودی سینوسی با فرکانس 1.015625GHz و دامنه 0.9Vppd در ولتاژ تغذیه 0.9V می باشد. زمان نگهداری (زمان رسیدن به پایداری خروجی) برابر 24ps در فرکانس نمونه برداری 5GHz است. بر این اساس زمان صحت سیگنال خروجی بیش از 80% زمان کلاک خواهد بود. توان مصرفی کل در فرکانس نمونه برداری 8GHz، برابر 672uw است.
Authors
محسن رزم آرا
دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد نجف آباد
کیوان ناوی
عضو هیئت علمی دانشگاه شهید بهشتی
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :