طراحی و شبیه سازی فیلتر رتبه بندی rank order filter بهینه شده با استفاده اززبان VHDL
Publish place: National Conference of Technology, Energy & Data on Electrical & Computer Engineering
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,281
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE01_246
تاریخ نمایه سازی: 30 آبان 1394
Abstract:
سخت افزار قابل برنامه ریزی بیشتر احساس میگردد همچنین با عرضه شدن تراشه های قابل برنامه ریزی FPGA بسترمناسبی برای کاهش زمان اجرای طرح بااستفاده ازالگوریتم بهینه مهیا شده است دراین مقاله بااستفاده اززبان VHDLاقدام به طراحی و شبیه سازی فیلتررتبه بندی بصورت بهینه نموده ایم و با استفاده ازفیلترپیاده شده درحالت میانه اقدام به حذف نویز بهبود کیفیت تصویر و همچنین افزایش سرعت اجرای الگوریتم درتراشه نموده ایم که نتایج حاصله باکمک نرم افزار متلب با یکدیگر مقایسه و تحلیل شده اند دردومین گام با استفاده ازفیلتر رتبه بندی طراحی شده است عملگرهای ساختاری پایه شامل فرسایش و افزایش را طراحی و برروی تصویر نمونه ازمایش و نتایج حاصله باهمدیگر مقایسه شده است همچنین کارایی سیستم برای اجرا درپردازش زمان واقعی بازمان اجرای ms 1.05065 برای هرفریم با کلاک 100MHZ را نمایش داده ایم
Keywords:
Authors
میراسماعیل موسوی
دانشکده فنی و حرفه ای شهیدمهاجر اصفهان
فرزانه عرب پور
مدرس دانشکده فنی شهیدمهاجراصفهان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :