استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
Index date: 21 November 2015
استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال abstract
استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال Keywords:
استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال authors
دانشگاه آزاد اسلامی واحد بوشهر
دانشگاه فردوسی مشهد
مراجع و منابع این Paper: