سیویلیکا را در شبکه های اجتماعی دنبال نمایید.

استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال

Publish Year: 1394
Type: Conference paper
Language: Persian
View: 708

This Paper With 6 Page And PDF Format Ready To Download

Export:

Link to this Paper:

Document National Code:

TEDECE01_660

Index date: 21 November 2015

استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال abstract

در تکنولوژی های جدید زیر میکرون، کاهش توان مصرفی در مدارهای آنالوگ و دیجیتال، اهمیت به سزایی در بازدهی قطعات الکترونیکی دارد. قسمت عمده ای از توان مصرفی در دستگاه های قابل حمل مثل گوشی تلفن، لپ تاپ و سنسورهای پزشکی و ... مربوط به مدارهای دیجیتال به خصوص پردازش سیگنال دیجیتال می شود. در این مقاله، یک المان تاخیر جدید از ساختارهای منطقی به نام Source Coupled logic SCL پیشنهاد شده است که توان مصرفی را کاهش و خطینگی را فازایش می دهد. خصوصیت این نوع مدارها، قابلیت اطمینان و عملکرد مناسب در شرایط سخت مثل گوشه های دمایی و گوشه های تکنولوژی ساخت می باشد. اما به دلیل توان مصرفی بالا، و جایگزینی مناسب این نوع مدارات منطقی با انواع کلاسیک آن، کاربرد زیادی ندارد. اما در سال های اخیر، با ارا ئه ی نوع جدیدی از این ساختار منطقی، به نام Subthreshold Source Coupled logic STSCL که در ولتاژهای زیر آستانه، عملکرد بسیار خوبی نشان داده است، این ساختار، توانسته است رقابت خوبی با ساختارهای کلاسیک و انواع جدیدتر آن داشته باشد. در این پژوهش، سعی می شود عملکرد مدارهای STSCL ، تحلیل و از لحاظ مزایا و معایب، با انواع دیگر، مقایسه شود.

استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال Keywords:

المان تاخیر , مبدل آنالوگ به دیجیتال تمام دیجیتال , کاهش توان مصرفی , منطق STSCL

استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال authors

عبدالرسول قاسمی

دانشگاه آزاد اسلامی واحد بوشهر

احسان رحیمی نژاد

دانشگاه فردوسی مشهد

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
A. Tajalli, E. J. Brauer, Y. Leblebici and E Vittoz ...
D. Steel (2005), Smart Dust, UH ISRC Technology Briefing. ...
M. Aboelaze, F Aloul (2005), Current and future trends in ...
_ _ _ IEEE International Symposium of Circuits and Systems, ...
A. Tajalli, Y. Leblebici, and E.J. Brauer, "Implementing ultra ...
_ _ _ threshold VLSI circuits for ultra-low p ower/mi ...
M. Azaga and M. Othman (2008), Source Couple Logic (SCL): ...
C. Enz, F. Krummenacher. E. Vittoz, Charged based MOS transistor ...
C. Enz, F. Krummenacher, E. Vittoz (1995), An analytical MOS ...
_ _ _ Conference, pages(s): 129-132. ...
T. Darwish and M. Bayoumi (2005), Trends in Low-Power ...
_ _ _ power subthreshold MOS current mode logic circuits ...
A. Tajalli, P. Muller, M. Atarodi, and Y. Leblebici, 'A ...
Mohammad Beikahmadi, Armin Tajalli, and Yusuf Leblebici, A Subthreshold SCL ...
_ _ _ _ multi-channel short-haul optical data communication _ ...
نمایش کامل مراجع

مقاله فارسی "استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال" توسط عبدالرسول قاسمی، دانشگاه آزاد اسلامی واحد بوشهر؛ احسان رحیمی نژاد، دانشگاه فردوسی مشهد نوشته شده و در سال 1394 پس از تایید کمیته علمی کنفرانس ملی فن آوری، انرژی و داده با رویکرد مهندسی برق و کامپیوتر پذیرفته شده است. کلمات کلیدی استفاده شده در این مقاله المان تاخیر ، مبدل آنالوگ به دیجیتال تمام دیجیتال، کاهش توان مصرفی، منطق STSCL هستند. این مقاله در تاریخ 30 آبان 1394 توسط سیویلیکا نمایه سازی و منتشر شده است و تاکنون 708 بار صفحه این مقاله مشاهده شده است. در چکیده این مقاله اشاره شده است که در تکنولوژی های جدید زیر میکرون، کاهش توان مصرفی در مدارهای آنالوگ و دیجیتال، اهمیت به سزایی در بازدهی قطعات الکترونیکی دارد. قسمت عمده ای از توان مصرفی در دستگاه های قابل حمل مثل گوشی تلفن، لپ تاپ و سنسورهای پزشکی و ... مربوط به مدارهای دیجیتال به خصوص پردازش سیگنال دیجیتال می شود. در این مقاله، یک المان تاخیر ... . برای دانلود فایل کامل مقاله استفاده از منطق STSCL برای تولید المان تاخیر با توان مصرفی کم برای کاربرد درمبدل آنالوگ به دیجیتال تمام دیجیتال با 6 صفحه به فرمت PDF، میتوانید از طریق بخش "دانلود فایل کامل" اقدام نمایید.