Fault Tolerance in a RISC Asynchronous Processor Using Flow Graph Checking
Publish place: 12th Annual Conference of Computer Society of Iran
Publish Year: 1385
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,980
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI12_033
تاریخ نمایه سازی: 23 دی 1386
Abstract:
This paper introduces a fault-tolerant asynchronous RISC microprocessor, called FTARM, which combines several error detection mechanisms to increase the fault coverage. The FTARM is implemented using the verilog. To evaluate the FTARM, different workloads were run on its implementation using the Verilog HDL. The evaluation is based on some thing about 2000 different transient and permanent single stuck-at-faults. The results show that more than 98% faults were detected. The Verilog model of FTARM is synthesized, where about 25% area overhead was observed.
Keywords:
Authors
Mirzaaghatabar
Sharif University of Technology, Tehran, Iran
Miremadi
Sharif University of Technology, Tehran, Iran
Pedram
Amirkabir University of Technology, Tehran, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :