طراحی جمع کننده برگشت پذیر با پیش بینی رقم نقلی با هدف بهبود کارآیی

درسالهای اخیرپیاده سازی مدارات منطقی با استفاده ازگیت های برگشت پذیر به دلیل توانایی درکاهش مصرف توان بسیارمورد توجه طراحان مدارمنطقی قرارگرفته است ازکاربردهای منطق برگشت پذیر میتوان به طراحی مدارات CMOS توان پایین پردازش اطلاعات نوری محاسبات کوانتومی و تکنولوژی نانو اشاره نمود ازانجایی که جمع کننده ها بطور گسترده درمدارات الکترونیکی استفاده میشوند و یکی ازمدارات پایه درساخت واحدهای محاسباتی ALU می باشند برگشت پذیرکردن مدارات جمع کننده به منظور کاهش اتلاف توان ازاولویت بیشتری نسبت به سایرقسمت اه برخوردار است دراین مقاله طراحی جدیدی ازمدارجمع کننده با پیش بینی رقم نقلی بااستفاده ازگیت های برگشت پذیر ارایه شدها ست زیرا این جمع کنده درمیان تمامی جمع کننده ها دارای سرعت عملکرد بالاتری می باشد همچنین نشانداده شده است که این طرح ازنظر تعداد گیت های برگشت پذیر تعدادورودیهای ثابت هزینه کوانتومی و پیچیدگی سخت افزاری نسبت به طرح های مشابه بهبود یافته است و ازکارایی بالاتری برخوردار است

Keywords:

منطق برگشت پذیر , ورودی ثابت , هزینه کوانتومی , پیچیدگی سخت افزاری , جمع کننده با پیش بینی رقم نقلی