Design of Discrete Time Sigma Delta Modulator with Latch Comparator
Publish place: The first international conference of modern research engineers in electricity and computer
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: English
View: 515
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CBCONF01_0176
تاریخ نمایه سازی: 16 شهریور 1395
Abstract:
This paper presents a design of a switched-capacitor discrete time 1st order Delta-Sigma modulator by using latch comparator. Procedures for obtaining the design specifications needed for its modeling in HSPISE are presented. Simulation results showed that with 0.18um CMOS technology, 12 MHz sampling frequency and oversampling rate of 64, the modulator achieved 53.8 dB Signal to Noise Ratio (SNR) and the power consumption was 1.58 mW under ±1.8V supply voltage .
Keywords:
Authors
Mohammad Azadi
Master
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :