طراحی کنترلر منطق فازی برنامه پذیر مد جریان در پروسه 0.35μm تکنولوژی CMOS
Publish place: The first international conference of modern research engineers in electricity and computer
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 445
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CBCONF01_0395
تاریخ نمایه سازی: 16 شهریور 1395
Abstract:
در این مقاله یک کنترلر فازی CMOS آنالوگ جدید، کم توان و قابل حمل با ورودی Mixed-Signal و خروجیآنالوگ ارائه می شود. در این کنترلر سعی بر این شده است که تا حد امکان توان مصرفی و سطح اشغالی تراشه کم باشد وسرعت و دقت نیز در حد بالا و قابل قبولی باشند. برای پیادهسازی این ایده از یک مدار فازیساز با ورودی Mixed- Signal استفاده شده و برای ترکیب Antecedent ها جهت استفاده در بخش Interface Engine، یک مدار ماکزیمم گیر و یک مدار مینیمم گیر ارائه شده است. در بلوک Defuzzifier یک مدار جدید و بهبود یافته با سطح اشغالی و توان مصرفی پایین ارائه شده است. در نهایت شبیه سازی سیستماتیک کنترلر طراحی شده با استفاده از نرم افزار MATLAB و شبیه سازی مداری با استفاده از نرم افزار Hspice در پروسه استاندارد 0.35um تکنولوژی CMOS انجام گرفته است. تاخیر کلی سیستم در حدود 70ns برای کنترلر طراحی شده میباشد که سرعت 14/3 استنتاج فازی (MFLIPS) را نتیجه میدهد. کل توان تلفاتی کنترلر فازی طراحی شده کمتر از 2/54mW می باشد که نشان دهنده توان مصرفی پایین کنترلر طراحی شده است.
Keywords:
Authors
محمد نظرعلیلو
گروه برق، دانشکده فنی و مهندسی، دانشگاه ارومیه، ارومیه، ایران
مرتضی فرسادی
گروه برق، دانشکده فنی و مهندسی، دانشگاه ارومیه، ارومیه، ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :