پیاده سازی نوین دیکدر BCH جهت کاهش پیچیدگی سخت افزار در حافظه های NAND Flash
Publish place: کنفرانس بین المللی چشم انداز 2020 و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 543
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
EECIT01_054
تاریخ نمایه سازی: 5 اردیبهشت 1396
Abstract:
امروزه یکی از اصلی ترین چالش های موجود در صنایع ارتباطی مخصوصا در حافظه ها میزان حجم سخت افزار و تعداد ترانزیستورها است. دیکدر BCH یکی از انواع رمزگشاها است که تحت میدان گالوا عمل می کند و این خود باعث پیچیدگی سخت افزاری بالایی می شود. ایده اصلی در این مقاله پیاده سازی زیر بلوک یافتن چند جمله ای خطایاب با استفاده از الگوریتمی با عنوان TiBM است. همچنین نتایج به دست آمده را با سایر الگوریتم های مشابه مقایسه کرده ایم که نتایج به دست آمده نشان دهنده کاهش چشمگیر حجم سخت افزار در دیکدر BCH است.
Keywords:
Authors
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :