یک راهکار جدید برای کاهش جریان نشتی در کلید های CMOS
Publish place: Journal of Iranian Association of Electrical and Electronics Engineers، Vol: 13، Issue: 4
Publish Year: 1395
نوع سند: مقاله ژورنالی
زبان: Persian
View: 638
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_JIAE-13-4_004
تاریخ نمایه سازی: 13 تیر 1396
Abstract:
کلیدهای CMOS یکی از ساختارهای اصلی و تاثیرگذار مدارهای الکترونیکی به شمار میروند و به طور گسترده در مدارهای آنالوگ کاربرد دارند. یکی از شاخصههای غیر ایدهآل این کلیدها مقاومت حالت خاموش و جریان نشتی معکوس آنها است. به منظورکاهش جریان نشتی کلیدهای ماسفت و در نتیجه آن افزایش مقاومت حالت خاموش کلید، یک روش جدید در این مقاله ارایه شده است. این راهکار با بهره برداری از اثر بدنه و افزایش ولتاژ آستانه میتواند برای مدارهای پرتونگاری (توموگرافی) خازنی استفاده شود. ساختار ارایه شده علاوه بر کاهش جریان نشتی معکوس، باعث کاهش خازن های پارازیتی کلید، کاهش جریان نشتی ناشی از پدیده Punch-Trough و رسیدن به مقاومت حالت روشن پایین تر نیز می شود. نتایج شبیه سازی با استفاده از نرم افزار HSPICE بدست آمده و برای آن از یک نمونه مدل تجاری با طول کانال 0.18μm استفاده شده است. نتایج شبیه سازی نشان می دهد که جریان نشتی معکوس نسبت به کلید NMOS، بیش از چهار برابر و نسبت به کلید بوت استرپ بیش از سه برابر کمتر شده است. علاوه بر آن کلید پیشنهادی رفتار دمایی پایدارتر و تغییرات کمتری در گوشه های پروسه دارد.
Keywords:
Authors
ناصر حسن زاده
کارشناس ارشد- دانشکده مهندسی برق و کامپیوتر- دانشگاه سمنان- سمنان- ایران
محمد دانایی
استادیار- دانشکده مهندسی برق وکامپیوتر- دانشگاه سمنان - سمنان- ایران