منطق دومینو با ترانزیستور پایه دیودی ارتقاء یافته برای گیتهای عریض
Publish place: چهارمین کنفرانس ملی و دومین کنفرانس بین المللی پژوهش های کاربردی در مهندسی برق، مکانیک و مکاترونیک
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 446
This Paper With 11 Page And PDF and WORD Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF04_192
تاریخ نمایه سازی: 11 مرداد 1396
Abstract:
در این مقاله، منطق دومینو با ترانزیستور پایه دیودی تغییر داده می شود تا توان مصرفی گیتهای عریض بدون افزایش چشمگیر تاخیر کاهش یابد. در این تکنیک مداری از المثنی جریان نشتی برای کاهش تنازع بین ترانزیستور نگهدارنده و شبکه پایین کش استفاده شده است. بدین ترتیب توان مصرفی و تاخیر کاهش می یابد. گیتهای عریض با استفاده از نرم افزار HSPICE در تکنولوژی 90 نانومتر CMOS در تاخیر یکسان شبیه سازی شدند. نتایج شبیه سازی برای گیتهایOR 32 بیتی، 20% کاهش توان و 79/1 برابر بهبود مصونیت در برابر نویز را در مدار پیشنهادی نسبت به مدار دومینو متداول در تاخیر یکسان نشان می دهند.
Keywords:
Authors
محمد آسیایی
استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران
محمدرضا سعادتی
دانشجوی رشته مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :