طراحی مقایسه گر پویای کلاک دار با استفاده از ترانزیستورهای FinFET
Publish place: کنفرانس ملی پژوهش های نوین در برق، کامپیوتر و مهندسی پزشکی
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 559
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
KAUCEE01_200
تاریخ نمایه سازی: 29 مهر 1396
Abstract:
در این مقاله کارایی مدار مقایسه گر یک ساختار افزاره دو گیتی FinFET با ساختار تک گیتی MOSFET مقایسه می شود. با شبیهسازی مقایسه گر ترانزیستوری CMOS و مقایسه گر مبتنی بر ترانزیستورهای FinFET با گیت های بهم بسته SG-FinFET توسط نرم افزار Hspice در تکنولوژی 32 نانومتر، پارامترهای اصلی مقایسه گر پویای پیشنهادی از قبیل زمان تاخیر، توان مصرفی، PDP بدست آوردیم و مشاهده شد که به ازای اندازه های یکسان برای ترانزیستورها و نیز ظرفیت خازنی بار، مقایسه گر پیشنهادی از سرعت بالا و عملکرد سریعتر مقایسه تقریبا 3 / 2 برابر نسبت به نمونه CMOS برخوردار بوده و در عین حال PDP نسبت به نمونه CMOS به نصف کاهش یافته است
Keywords:
Authors
مریم شهیدی
دانشجوی کارشناسی ارشد ، گروه مهندسی برق ، واحد بندرعباس ، دانشگاه آزاد اسلامی ، بندرعباس ، ایران
سید علی حسینی
استادیارگروه الکترونیک ، دانشکده مهندسی برق ، واحد یادگارامام خمینی)ره( ، شهر ری ، دانشگاه آزاد اسلامی ، تهران ، ایران