طراحی و شبیه سازی سلول تمام جمع کننده دیجیتال پر بازده بر پایه cntfet
Publish place: First International Conference on Electrical Engineering, Computer Science and Information Technology
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 457
This Paper With 13 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECICONFE01_026
تاریخ نمایه سازی: 8 آذر 1396
Abstract:
مدار تمام جمع کننده، به دلیل توانایی در پیاده سازی چھار عمل اصلی محاسباتی (جمع، تفریق، ضرب و تقسیم) به عنوان یکی از مھمترین و پرکاربردترین بخش ھای اصلی پردازنده ھای دیجیتالی در طراحی مدارھای مجتمع، شناخته می شود. از آنجایی که در سال ھای اخیر ترانزیستور ھای CNTFET بازده بھتری به نسبت MOSFET داشته، در این پژوھش تلاش شده است که سلول تمام جمع کنندی جدیدی با بھره گیری از تکنولوژی ترانزیستورھای نانولوله ی کربنی، جھت دستیابی به مداری با عملکردی مناسب و توان مصرفی کم، ارایه گردد. طرح پیشنھادی با استفاده از 26 ترانزیستور نانو لوله کربنی و با استفاده از ساختار xor/xnor پیاده سازی شده است. شبیه سازی مدار با نرم افزار hspice و در ولتاژ 0/9 ولت انجام گرفته است و در پایان مقایسه ای میان مدار پیشنھادی و مدل ھای پیشین صورت گرفته است.
Keywords:
Authors
حسین همت دار
دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد فسا
محسن ایمانیه
استادیار دانشگاه آزاد اسلامی واحد فسا