طراحی و شبیه سازی یک اسیلاتور حلقی توان پایین با تکنولوژی CNTFET و مقایسه آن با تکنولوژی CMOS
Publish place: دومین کنفرانس ملی دستاورهای نوین در برق وکامپیوتر
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 620
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCAEC02_029
تاریخ نمایه سازی: 7 اردیبهشت 1396
Abstract:
این مقاله به تحقیق در مورد ترانزیستورهای مبتنی بر تکنولوژ های CMOS و CNTFET پرداخته و ضمن بررسی مزایا و معایب هر کدام، توپولوژی های مختلف اسیلاتورهای حلقوی را نیز مورد مطالعه قرار می دهد. همچنین، در این مقاله مداری جدید برای بررسی اسیلاتورهای حلقوی بر مبنای ترانزیستورهای CNTFET , CMOS طراحی می شود. در طراحی مدار اسیلاتور حلقوی مورد نظر از دو طبقه اینورتر معمولی و یک طبقه اینورتر CURRENT STARVED شبیه سازی شده و مقدار توان مصرفی آن در فرکانس کار 4GHz بدست می آید. مقایسه نتایج بدست آمده نشان می دهد که مدار شبیه سازی شده با تکنولوژی CNTFET از لحاظ توان مصرفی بسیار مناسب تر از مدار شبیه سازی شده با تکنولوژی CMOS است.
Keywords:
Authors
امین جاجرمی
استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه بجنورد
محسن میرقراچولو
کارشناسی ارشد الکترونیک، دانشکده فنی و مهندسی، موسسه آموزش عالی اشراق
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :