طراحی مدارات منطقی توان پایین
Publish place: کنفرانس ملی رهیافت های نو در مهندسی برق و کامپیوتر
Publish Year: 1396
Type: Conference paper
Language: Persian
View: 520
This Paper With 11 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
MUNCE01_022
Index date: 26 February 2018
طراحی مدارات منطقی توان پایین abstract
با پیشرفت تکنولوژی ،مصرف توان یکی ازمحدودیت های اساسی برای ریزپردازنده ها با کارایی بالا و کارایی متوسط بوده وتبدیل به یک موضوع اصلی درطراحی مدارات دیجیتال VLSI شده است. در این مقاله،پس از بررسی تکنیک های مختلف پیاده سازی گیت های منطقی، چندین گیت پایه با استفاده از تکنیک ورودی نفوذی گیت و همچنین به منظورنمایش اثربه کارگیری تکنولوژی CNFET به جای CMOS ، گیتها با استفاده از یک مدل CNFET در نرم افزار Hspice شبیه سازی شده اند که توسط دانشگاه استنفورد ارایه شده است. در این مقاله با اعمال تغییراتی در ساختار تکنیک GDI ،تکنینیک GDI اصلاح شده به کار رفته است. جهت مقایسه عملکرد این تکنیک پیشنهادی، گیت ها در تکنولوژی CMOS 32 نانومتر و همچنین با تکنیک GDI معمولی نیز شبیه سازی شدهاند. به منظور بررسی تاثیر مدارات منطقی پایه درمدارات ترکیبی، مدار یک جمع کننده بااستفاده ازگیت های پایه و براساس روش پیشنهادی، با تکنولوژی CNFET طراحی شده است.
طراحی مدارات منطقی توان پایین Keywords:
طراحی مدارات منطقی توان پایین authors
علی صفرمشایی
دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه آزاد اسلامی واحد لنگرود