مسیریابی اطلاعات در شبکه های بر تراشه ی سه بعدی و چالش های آن

مطابق با پیش بینی های ITRS، تراشه های سه بعدی به عنوان تکنولوژی جایگزین برای بهبود کارایی تراشه های ساخته شده با تکنولوژی های کوچکتر از 65 نانومتر استفاده می شوند. این تکنولوژی موجب می شود تا طول و تعداد سیم های طولانی که از عوامل اصلی تاخیر و اتلاف توان در تراشه های دوبعدی هستند کاهش قابل توجه ای داشته باشند. با توجه به هزینه ی بالای ساخت کانال های عمودی در تراشه های سه بعدی، این کانال ها به صورت غیرمنظم و موردی در برخی از نقاط یک تراشه سه بعدی کار گذاشته می شوند. غیرمنظم بودن کانال های عمودی که به آن ها کانال های درون سیلیکون نیز گفته می شود، مساله مسیریابی اطلاعات در شبکه های بر تراشه سه بعدی را متفاوت از مسیریابی در شبکه های دو بعدی کرده است. مشکل اصلی، تعیین کردن استراتژی مسیریابی بسته هاست، چرا که الگوریتم های معمول که برای تکنولوژی دو بعدی استفاده می شدند در اینجا قابل استفاده نیستند. الگوریتم های مسیریابی باید حایز ویژگی هایی نظیر سادگی، کارایی بالا، وفق پذیری، تحمل پذیری در برابر اشکال، تحمیل سربار و افزونگی کم از لحاظ سختافزار و بدون بن بست بودن باشند. این الگوریتم ها باید به گونه ای طراحی شوند تا بتوانند حداکثر اشکالات رخ داده در کانال های عمودی را بدون ازکارافتادن شبکه تحمل کنند. از این روست که مقالات متعددی در زمینه ی مسیریابی تحمل پذیر اشکال برای شبکه های بر تراشه ی سه بعدی ارایه شده است. در این تحقیق به بررسی انواع الگوریتم های مسیریابی ارایه شده برای شبکه های بر تراشه ی سه بعدی می پردازیم.

Keywords:

بن بست , شبکه بر تراشه , مسیریابی , وفق پذیری , کانال عمودی , کانال مجازی