پیاده سازی سخت افزاری تبدیل کسینوسی گسسته بدون عمل ضرب و با حداقل تعداد جمع کننده

امروزه به صورت گسترده ای از تجهیزات فشرده سازی تصویر در سیستم های صوتی و تصویری استفاده میشود.این بخش های فشرده سازی از چند استاندارد متداول کدینگ که توسط سازمان های ITU و ISO توصیه شده اند، تبعیت می کنند. هسته اصلی همه این استانداردها مشابه بوده و شامل بخشهای کاهش افزونگی زمانی، کاهشافزونگی مکانی و کدگذاری آنتروپی است. با پیشرفت فناوری و امکان انجام پردازش های بیشتر و پیچیده تر بهصورت بلادرنگ، روشهای علمی مناسبتری برای فشرده سازی اطلاعات در هر سه بخش گفته شده ارایه میشود.به عنوان مثال در استاندارد H.264 که آخرین نسخه برای فشرده سازی بهینه اطلاعات ویدیویی است، تغییرات زیادی در بخشهای مربوط به دکدینگ ایجاد شده که هر چند پیاده سازی آن را بسیار پیچیده کرده؛ اما، باعثشده در مقایسه با استانداردهای پیشین، به نسبت دو برابر، فشرده سازی بهتری انجام دهد. اگرچه این مسالهدر بخش کدینگ تغییر چندانی ایجاد نکرده و به جای استفاده از فرمول های تبدیل کسینوسی گسسته، از یکماتریس متعامد مشابه استفاده شده است .درکدگذاری تبدیل، با توجه به این که ماتریس تصویر باید به حوزهفرکانس نگاشته شود، بکارگیری تعداد زیادی عمل ضرب و جمع اجتناب ناپذیر است. در این مقاله روشی برایانجام تبدیل کسینوسی گسسته بدون استفاده از عمل ضرب و با حداقل تعداد المان های جمع کننده ارایه شدهاست؛ البته، این روش تنها برای پیاده سازی روی تراشه های FPGA و ASIC مناسب می باشد.