کاهش نویز کوانتش درحلقه قفل فازکسری به وسیله VCO چندفازه

این مقاله به ارایه یک ساختار حلقه قفل فاز به عنوان یک ترکیب کننده فرکانس اعشاری با پهنای باند بالا و نویز پایین پرداخته است. این سنتزکننده فرکانس اعشاری به وسیله مدار DPLL فرکانس ورودی 32 مگاهرتزی را به فرکانس خروجی بالایی حدود 2/4 گیگاهرتزی تبدیل می کند. در این طراحی برای افزایش پهنای باند با استفاده از افزایش فرکانس نمونه برداری یا فرکانس عملیاتی DDSM0 و برای کاهش نویز از تکنیک شکل دهی نویز و پایین گذر کردن سیگنال پیام توسط مدولاتور سیگما دلتای دیجیتال و اعمال دو مرحله آشفته سازی یا dithering در طراحی مدولاتور سیگما دلتا و افزایش سطوح تصمیم گیری کوانتش تا چهاربیت استفاده شده است. برای پیاده سازی و طراحی مدارات دیجیتالی از تکنولوژی ترانزیستورهای CMOS 0/13 میکرومتری استفاده شده است توان مصرفی این طراحی 15/2 میلی وات است و مقدار منبع تغدیه DC در طراحی برابر 2/5 ولت در نظر گرفته می شود. به این وسیله نویز کوانتش حدود 20 دسیبل کاهش می یابد. درپایان با استفاده از ساختار پیشنهادی VCO چندفازه، از خروجی چندفازه VCO برای کاهش نویز کوانتش مدولاتور سیگما دلتا استفاده می شود. با استفاده از نوسانساز رینگی چندفازه که تحت نرم افزار ADS شبیه سازی شده است نویز فاز کلی مدار 132- دسیبل است.

Keywords:

ترکیب کننده فرکانس اعشاری , مدولاتور سیگما دلتا , نوسانساز چندفازه , کاهش نویز کوانتش , نویز فاز