بررسی تاثیر تغییرات فرآیند ساخت فناوری FinFET بر روی عملکرد مدار سنجش حافظه STT-MRAM

حافظه های مبتنی بر CMOS با کاهش ابعاد افزاره با کاهش قابلیت اطمینان و افزایش توان نشتی مواجه شده اند. اخیرا تحقیقات نشان داده است که می توان با استفاده از حافظه های غیر فرار، بدون کاهش چشمگیر کارایی وعملکرد، ظرفیت حافظه را افزایش و توان مصرفی را کاهش داد. یکی از بهترین کاندیدها به منظور جایگزین شدن با تمام حافظه های موجود، حافظه ی STT-MRAM است که دارای چگالی بالا، سرعت زیاد و توان مصرفی پایین است. در این مقاله یک مدار سنجش حافظه ی STT-MRAM که در فناوری 45 نانومتر CMOS طراحی شده است، توسط نرم افزار HSPICE در فناوری FinFET شبیه سازی و تاثیر تغییرات فرآیند ساخت بر روی عملکرد آن بررسی می گردد. نتایج شبیه سازی بیانگر مختل شدن عملکرد این مدار در فناوری های کوچک به دلیل تغییرات فرآیند ساخت است.

Keywords:

حافظه STT-MRAM , فناوری FinFET , تغییرات فرآیند ساخت , مدار سنجش