کاهش توان مصرفی سلول حافظه SRAM شش ترانزیستوری

حافظه SRAM مهم ترین بخش مدارات دیجیتال هستند که بخش زیادی از سیستم های روی تراشه را به خود اختصاص می دهند. بنابراین کاهش توان مصرفی حافظه منجر به کاهش توان کل تراشه خواهد شد. در این مقاله با بهره بردن از ترانزیستورهای با وهتاژ آستانه بزرگ جریان نشتی سلول حافظه SRAM را کاهش داد و نتایج شبیه سازی کاهش 56 % و%33 را برای توان نوشتن و توان استاتیکی را نسبت به ساختار معمول حافظه SRAM نشان می دهد. همچنین کلیه شبیه سازی ها تحت نرم افزار Cadence و تکنولوژی فایل 180 نانومتر CMOS صورت پذیرفته است.

Keywords:

حافظه SRAM , کم توان , توان نشتی , توان دینامیکی , عملیات نوشتن , عملیات خواندن , زمان نوشتن , زمان خواندن