A New Design Technique for Propagation Delay and Power Reduction in the CML Buffers
Publish place: 19th Iranian Conference on Electric Engineering
Publish Year: 1390
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,658
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE19_212
تاریخ نمایه سازی: 14 مرداد 1391
Abstract:
This paper introduces a method to determine the sizing of the buffers used in the driver of a differential transmission line on chip. Using this technique, the power and delay performance of the buffer is improved, compared with the conventional CML design method. Simulations show that for a differential transmission line with a 138.8fF capacitive and a 73W resistive load, the power-delay product and the rise-time are improved by 169.3% and 14.3%, respectively. The designs are performed in a typical 90nm CMOS technology with a 1.2V power supply
Keywords:
Authors
Mohsen Javadi
School of Electrical and Computer Eng., College of Eng., University of Tehran, Tehran, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :