طراحی و شبیه سازی یک مدار مرجع ولتاژ شکاف انرژی ولتاژ پایین در تکنولوژی CMOS ۰,۱۸ʽm برای تغذیه ۱,۶ تا ۵,۵ ولت
Publish place: The 15th National Conference of Applied Researches in Electrical, Computer and Medical Engineering Sciences
Publish Year: 1402
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 165
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECMECONF15_045
تاریخ نمایه سازی: 16 خرداد 1402
Abstract:
در این مقاله یک مدار مرجع ولتاژ شکاف انرژی در تکنولوژی ۰.۱۸ʽm CMOS طراحی و شبیه سازی شده است. این مدار در محدودهی ولتاژ تغذیه ی ۱.۶V تا ۵.۵V در دمای بین -۵۵ تا ۱۳۰ درجه سانتیگراد کار میکند. مشخصه ی اصلی برای تولید ولتاژ مرجع شکاف انرژی در این طراحی ولتاژ بیس - امیتر ترانزیستورهای دوقطبی است. در این طراحی مدار مجزایی برای تولید بایاس هستهی اصلی مرجع ولتاژ نیاز نبوده و جریان بایاس در همین مدار تولید میگردد. خروجی این مدار روی ۰,۶ ولت تنظیم شده اما قابلیت تغییر خواهد داشت.
Keywords:
Authors
سیده مرضیه میرعرفانی شال
دانشجوی کارشناسی ارشد مدارات مجتمع الکترونیک، دانشگاه گیلان
محترم دهبان رحیم آباد
دانشجوی دکتری الکترونیک، دانشگاه گیلان
علی حیدری
عضو هیئت علمی دانشگاه گیلان