طراحی مدارات سیستم اعدادلگاریتمی مانده ای با استفاده ازسیستم وان هات
Publish place: 15th Iranian Student Conference on Electrical Engineering
Publish Year: 1391
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,490
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE15_005
تاریخ نمایه سازی: 3 آذر 1391
Abstract:
دراین مقاله ما سیستم اعدادلگاریتمی ماندها ی و سیستم اعداد مانده ای وان هات را مورد مطالعه قرارداده و یک جمع کننده ی سریع و کم مصرف و امن را برای مجموعه پیمانه های {2n-1, 2n, 2n+1} ارایه نمودیم که درآن دستیابی به حداکثر سرعت برای مدارات محاسباتی جمع و تفریق از روشی به نام وان هات استفاده شده است که تاخیر پیاده سازی با استفاده از این روش به اندازه یک ترانزیستور است که در مقایسه با سایر پیاده سازی های پیشین بهبود چشمگیری داشته است ازمزایای دیگر وان هات داشتن ساختاری ساده و منظم درپیاده سازی و اتلاف توان حداقل درآن می باشد که استفاده از آن درمدارات محاسباتی سیستم اعدادلگاریتمی مانده ای میتواند بسیار مفید باشد. برای مقایسه از ابزارهای VLSI استفاده شده است که نتایج مقایسه توانایی طرح پیشنهادی را برای سریع بوده اینمدارات محاسباتی نشان میدهد که این امر موجب پیاده سازی کارامدتر آن درمدارات VLSI شده است.
Keywords:
سیستم اعداد مانده ای , سیستم اعدادلگاریتمی مانده ای , سیستم اعدادلگاریتمی مانده ای وان هات , وان هات
Authors
داور خیراندیش طالشمکائیل
دانشگاه آزاد اسلامی واحد پارس آباد مغان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :