A Proposed Architecture for Layer-2 Packet Processor
Publish place: 15th Iranian Conference on Electric Engineering
Publish Year: 1386
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,958
This Paper With 6 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE15_264
تاریخ نمایه سازی: 17 بهمن 1385
Abstract:
This paper addresses the design of an application-specific processor for medium-speed packet processing upp(icanbns. Wi~hinth is domain, increasing performance demands and the ongoing development of nenvark protocols both call for flexible and per-once-optimized processors. Our approach begins wirh a quantirotive study of a typical network application based on the implementation ond profiling of layer-2 switching on two diflrent generol purpose processors (GPP). n i s study b pe.$ormed to befler understand the main challenges and tradeofs iin using such processors for network applications, and also, helps to identi& the architectural guidelines for sziccessfil development of an application specific
instruction processor (ASIP) for packet processing applications. To achieve this goal, we have performed several switching experiments using PowerPC and LEON2 processors and propose an optimized layer-2 packet processor in terms of architecture and instruction set.
Keywords:
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :