طراحی و شبیه سازی مبدل های آنالوگ به دیجیتال پایپ لاین با دقت و سرعت بالا و توان مصرفی پایین
Publish Year: 1393
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 844
This Paper With 15 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCECN01_117
تاریخ نمایه سازی: 7 بهمن 1393
Abstract:
در این مقاله روش نوینی در بهینه سازی مبدل های آنالوگ به دیجیتال پر سرعت با دقت بالا با هدف کاهش توان مصرفی آنها ارایه می شود. بر اساس روشی بهینه در تعیین زمان های نشست سیگنال کوچک و سیگنال بزرگ، جریان مصرفی آپ امپ های دو طبقه با جبرانسازی میلری کمینه می شود و رابطه ای بسته بر حسب پارامترهای اصلی آپ امپ، برای جریان مصرفی بهینه ی آن بدست می آید. جبرانسازی کسکود به عنوان روشی برتربرای تقویت کننده ی کلاس AB که کا ربرد مناسبی در آپ امپ های به کار رفته در مبدل های پایپ لاین ولتاژ پایین با دقت بالا دارد ارایه می شود.روش طراحی پیشنهاد شده در فرآیند ساخت CMOS 0.18 μm که از منبع تغذیه ی 1.2V تنها 38mW توان مصرف می کنددرسطح سیستمی ومداری طراحی و شبیه سازی شد. مهمترین کاربردهای مبدل های آنالوگ به دیجیتال پایپ لاین 12بیت با فرکانس نمونه برداری 40MS/s و SNR بالا در دوربینهای دیجیتال، سیستم های تصویر برداری پزشکی، ابزار دقیق و سیستم های مخابراتی نظیر Wi-Fi چند آنتنه است.
Keywords:
Authors
حبیبه فخرایی
مدرس دانشگاه وعضوهیئت علمی دانشگاه آزاد اسلامی بندردیر
علی منفرد
مدرس دانشگاه آزاد اسلامی بندر دیر
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :