Design and optimization of a CMOS comparator using genetic algorithm
Publish place: 2nd Conference on Innovation in Electrical Engineering
Publish Year: 1392
نوع سند: مقاله کنفرانسی
زبان: English
View: 1,436
متن کامل این Paper منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل Paper (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- Certificate
- من نویسنده این مقاله هستم
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCNIEE02_319
تاریخ نمایه سازی: 29 بهمن 1392
Abstract:
This paper presents the design and optimization of a low-power regenerative latched CMOS comparator, based on genetic algorithm (GA). In this paper, the required values oftransistors dimensions (W, L) calculated using genetic algorithm in MATLAB while the circuit is simulated in HSPICEusing 0.18μm CMOS technology parameters
Keywords:
Authors
Mehdi Dolatshahi
Assistant professor, Electrical Engineering Department, Najafabad Branch, Islamic Azad University, Isfahan, Iran
Arvin Hojjat Panah Montazeri
Electrical Engineering Department, Najafabad Branch, Islamic Azad University, Isfahan, Iran
venous moslemi
Department of engineering and built environment, University of Kebangsaan, Kualalumpur, Malaysia