بررسی نقش اتصالات داخل تراشه های CMOS دراتلاف توان وروشهای کاهش توان مصرفی با استفاده ازمدارهای پیشرفته ارسال ودریافت سیگنال بادامنه نوسان پایین
Publish place: National Conference of Technology, Energy & Data on Electrical & Computer Engineering
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 495
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE01_207
تاریخ نمایه سازی: 30 آبان 1394
Abstract:
در این مقاله مدارهای ارسال و دریافت سیگنال،با الگوی هدایت سیگنال روی خطوط اتصال،بررسی می شود . در تکنولوژی 081 نانومتر سیماس با ولتاژ تغذیه 0.8 ولت، بازای مقادیر مختلف ولتاژ سوئینگ ورودی ( از 1.0 تا 1.0 ولت(،توان مصرفی و تاخیر افزایش خواهد یافت. استفاده ماز جنس سیم با مقاومت ویژه ک ، میتواند تا 53 درصد، منجر به کاهش تاخیر و توان مصرفی حاصل از آن گردد . از امتیازات الگویmj.sib در مقایسه باسایرالگوها داشتن یک منبع ولتاژ و یکولتاژ استانه است که درطراحی مدارهای توان پایین یک برتری محسوب میشود
Keywords:
سیگنال دهی اتصالات داخلی در تراشه , گذرگاه درایور سیگنال , گذرگاه گیرنده سیگنال , مدار مبدل سطح , UDLD
Authors
وحید دهقان
دانشگاه قم
علیرضا حسن زاده
دانشکده برق دانشگاه شهیدبهشتی
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :