افزایش سرعت ضرب کننده 16 ´16 با بهینه سازی ابعاد ترانزیستورها توسط الگوریتم ژنتیک
Publish place: 13th Iranian Conference on Electric Engineering
Publish Year: 1384
Type: Conference paper
Language: Persian
View: 1,992
This Paper With 5 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
Export:
Document National Code:
ICEE13_026
Index date: 18 November 2007
افزایش سرعت ضرب کننده 16 ´16 با بهینه سازی ابعاد ترانزیستورها توسط الگوریتم ژنتیک abstract
در این مقاله به بررسی افزایش سرعت یک ضرب کننده 16 ضربدر 16 پرداخته ایم. افزایش سرعت ضرب کننده با انتخاب Wهای مناسب برای ترانزیستورهای استفاده شده در بلوک های ضرب کنند]، میسر شده است. به کمک الگوریتم ژنتیک Wهای مناسب برای ترانزیستورها انتخاب شده است. تاخیر ضرب کننده قبل از اصلاح wها برابر 1,66ns و بعد از اصلاح W ها به 14ns کاهش یافت. پیاده سازی الگوریتم توسط برنامه MATLAB و پیاده سازی مداری بلوکها و بدست اوردن تاخیر انها توسط HSPICE انجام شده است. در طراحی بلوک ها از ساختار Static CMOS استفاده شده است. نتایج برای تکنولوژی 1,18u بدست امده است.
افزایش سرعت ضرب کننده 16 ´16 با بهینه سازی ابعاد ترانزیستورها توسط الگوریتم ژنتیک Keywords:
افزایش سرعت ضرب کننده 16 ´16 با بهینه سازی ابعاد ترانزیستورها توسط الگوریتم ژنتیک authors
بهروز افضل
آزمایشگاه نانوسیستم های توان پائین سرعت بالا، گروه مهندسی برق و کامپ
علی افضلی کوشا
آزمایشگاه نانوسیستم های توان پائین سرعت بالا، گروه مهندسی برق و کامپ
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :