طراحی وشبیه سازی یک تمام جمع کننده جدید با PDP پایین

جمع کننده ها به دلیل توانایی در پیاده سازی چهار عمل اصلی (جمع، تفریق، ضرب و تقسیم) یکی ازپراهمیت ترین مدارهای محاسباتی محسوب می شوند و بهبود آنها عاملی بر ارتقای کلی سیستم است.جمع کننده ها در اکثر سیستم های دیجیتال در مسیرهای بحرانی قراردارند. بهبود یک تمام جمع کنندهعاملی برای بهبود سیستم های دیجیتال است. در سال های اخیر تلاش زیادی برای بهبود تمام جمعکننده ها صورت گرفته است. به دلیل مزایای Cmos همچون سرعت بالا و توان پایین این تکنولوژی، در چند دهه اخیر بسیار مورد توجه بوده است. اما با کاهش اندازه ترانزیستورها اینتکنولوژی با ضعف هایی همچون نشتی جریان همراه شد. از این رو محققان به تکنولوژی هایی همچوننانولوله های کربنی روآوردند.اکثر مدارهای ارائه شده با این تکنولوژی با استفاده از روش های جمع اکثریت و ترانزیستورهایعبور ارائه شده اند. روش جمع اکثریت باکمک تعداد زیادی خازن پیاده سازی می شود و اینموضوع باعث ضعف در عملکرد کلی مدار میگردد. از سوی دیگر روش ترانزیستورهای عبور، باافت ولتاژ خروجی همراه هستند. با توجه به نکات مذکور، در این مقاله تلاش شده است با استفادهروش پویا، از خازن های استفاده شده در مدار کاسته شود تا عملکرد کلی مدار بهبود یابد و دارای گردد.

Keywords:

, CNTEET , تمام جمع کننده , توان مصرفی , PDP , تأخیر