Design of Two New High-Performance Full Adders in Sub-threshold Region for Ultra-Low Power Applications
Publish Year: 1394
نوع سند: مقاله کنفرانسی
زبان: English
View: 689
This Paper With 9 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ITCC01_439
تاریخ نمایه سازی: 9 فروردین 1395
Abstract:
This paper presents two new structures of 1-bit full adder. It compares full adder sub-circuits and two proposed full adder circuits with common circuits in terms of propagation delay, power consumption, power delay product and square power delay product in sub-threshold voltage technology. HSPICE simulations show that all the proposed adders are improved significantly in power delay product and squre power delay product parameters. The full adder structures are compared in 260 (mV) supply voltage.
Keywords:
Authors
Ebrahim Pakniyat
Department of Electronic Engineering, Imam Reza International University Mashhad, Iran
Seyyed Reza Talebiyan
Department of Electronic Engineering, Imam Reza International University Mashhad, Iran
Milad Jalalian Abbasi Morad
Department of Electronic Engineering, Imam Reza International University Mashhad, Iran
Farnaz Loghmani
Department of Electronic Engineering, Imam Reza International University Mashhad, Iran
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :