طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA
Publish place: دومین کنفرانس بین المللی علوم و مهندسی
Publish Year: 1394
Type: Conference paper
Language: Persian
View: 1,578
This Paper With 13 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
ICESCON02_150
Index date: 6 September 2016
طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA abstract
در این مقاله سعی بر این داریم که یک پردازنده Single Cycle از خانواده MIPS را طراحی و پیاده سازی کنیم. واحد محاسباتی FPU ، پروتکل ارتباطی USART ، راه انداز نمایشگر حرفی رقمی و... از امکانات این پردازنده می باشند که با دستورالعمل خاصی که برای آنها لحاظ شده است میتوان هر یک از آنها را به کار گرفت. تمام واحدهای پردازندهی پیشنهادی به زبان VHDL طراحی و بر روی تراشهی XC3S400 پیاده سازی شده است. چون در طراحی این پردازنده از هستههای آماده استفاده نشده است، لذا میتوان آنرا بر روی هر تراشهای که امکانات لازم را داشته باشد پیاده سازی کرد.
طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA Keywords:
طراحی و پیاده سازی پردازنده ی ترکیب شده ی Single Cycle بر روی FPGA authors
امین آقاخانی
دانشآموخته مهندسی کامپیوتر، دانشگاه صنعتی همدان
محمدحسین دوست محمدی
عضو هیات علمی گروه مهندسی برق، دانشگاه صنعتی همدان
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :