مقایسه کننده نشانه سریع برای طراحی ریزپردازنده های 64 بیتی
Publish place: The first international conference of modern research engineers in electricity and computer
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 667
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CBCONF01_0139
تاریخ نمایه سازی: 16 شهریور 1395
Abstract:
مقایسه کننده های نشانه در مسیر بحرانی ریزپردازنده ها قرار دارند و سهم عمده ای از تاخیر و توان مصرفیریزپردازنده ها را به خود اختصاص می دهند. در این مقاله، یک مقایسه کننده نشانه 40 بیتی با تاخیر و توان مصرفی کمبرای استفاده در ریزپردازنده های 64 بیتی پیشنهاد می شود. در مقایسه کننده نشانه پیشنهادی برای کاهش توان مصرفی ازمقایسه جریان شبکه پایینکش با جریان مرجع استفاده شده است تا میزان هدایت ترانزیستور نگهدارنده کنترل شود. بدینطریق تنازع بین شبکه پایینکش و ترانزیستور نگهدارنده کاهش مییابد و تاخیر و توان مصرفی کم می گردد. مقایسهکننده های نشانه با استفاده از نرم افزار HSPICE در تکنولوژی 90nm CMOS و ترانزیستورهایی با ولتاژ آستانه کم (LVT)شبیه سازی شدند. نتایج شبیه سازی برای مقایسه کننده های نشانه 40 بیتی نشان می دهند که تحت مصونیت در برابرنویز یکسان، تاخیر و توان مصرفی در مقایسه کننده نشانه پیشنهادی به ترتیب 44 % و 29% نسبت به مقایسه کننده نشانهاستاندارد کاهش یافته است.
Keywords:
Authors
محمد آسیابی
استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران
سیدحسین ایوب نژاد
دانشجوی رشته مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :