ارائه ی یک معماری جدید برای JTAG براساس منطق دینامیک
Publish place: The Second National Conference on New Approaches in Computer and Electrical Engineering
Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 774
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
BPJ02_211
تاریخ نمایه سازی: 11 آبان 1395
Abstract:
روشهای متفاوتی برای تست مدارات چند تراشه ای ارائه شده است که یکی از موفق ترین آنها روش تست JTAG یا EEE 1149 می باشد. روش کار در این مقاله به این ترتیب است که ابتدا معماری تست مورد بررسی قرار می گیرد و مدارات داخلی آن استخراج می شود و براساس منطق دینامیک تغییراتی جهت کاهش تاخیر روی باندری اسکن سلول اعمال می شود.
Keywords:
Authors
بهاره نراقی
ایران، مرکزی، آشتیان، دانشگاه آزاد اسلامی واحد آشتیان، دانشکده مهندسی کامپیوتر
غلامرضا کریمی
ایران، کرمانشاه، دانشگاه رازی، هیئت علمی مهندسی برق الکترونیک،