طراحی تقویت کننده کم نویز بر اساس روش تطبیق نویز اصلاح شده

مصرف توان بالا، یکی از چالش های اساسی در طراحی تقویت کننده کم نویز با روش تطبیق همزمان نویز و امپدانس می باشد. در این مقاله یک روش طراحی برای کاهش توان مصرفی تقویت کننده های کم نویز ارائه شده است. در ابتدا به بررسی اثرات ولتاژهای نقطه کار و ابعاد تزانزیستور برروی پارامترهای نویزی پرداخته خواهد شد. در نظر گرفتن اثر پارامترهای ترانزیستور روی عملکرد نویز، منجر به طراحی تقویت کننده کم نویز با عدد نویز کم و مصرف توان پایین می گردد. سپس یک تقویت کننده کم نویز با روش پیشنهادی در فرکانس 2/ 5 گیگاهرتز، و پهنای باند تقریبا 1 گیگاهرتز در تکنولوژی TSMC CMOS 0.18μm طراحی گردیده که نتایج شبیه سازی پسا جانمایی، نشان دهنده توان مصرفی 2/1mW ، تحت ولتاژ تغذیه 4/ 1 ولت، عدد نویز 2/71dB ،عدد نویز کمینه 2/1dB ، بهره توان 16/38dB ، ایزولاسیون معکوس 40/42dB- ، تلفات بازگشتی ورودی 21/45dB- و تلفات بازگشتی خروجی 23/59dB- است.

Keywords:

تقویت کننده کم نویز , تطبیق نویز , تطبیق امپدانس , CMOS RF , ولتاژ پایین , توان پایین , تطبیق همزمان نویز و امپدانس