پیاده سازی عملگرهای جمع و ضرب مبتنی بر سیستم اعداد مانده ای با سرعت عمل بالا بر روی تراشه ی FPGA برای مجموعه پیمانه ی جدید 2n-1, 2n-1-1 و2n
This Paper With 20 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
Index date: 25 January 2017
پیاده سازی عملگرهای جمع و ضرب مبتنی بر سیستم اعداد مانده ای با سرعت عمل بالا بر روی تراشه ی FPGA برای مجموعه پیمانه ی جدید 2n-1, 2n-1-1 و2n abstract
پیاده سازی عملگرهای جمع و ضرب مبتنی بر سیستم اعداد مانده ای با سرعت عمل بالا بر روی تراشه ی FPGA برای مجموعه پیمانه ی جدید 2n-1, 2n-1-1 و2n Keywords:
پیاده سازی عملگرهای جمع و ضرب مبتنی بر سیستم اعداد مانده ای با سرعت عمل بالا بر روی تراشه ی FPGA برای مجموعه پیمانه ی جدید 2n-1, 2n-1-1 و2n authors
دانشگاه آزاد اسلامی واحد کرمان گروه مهندسی برق کرمان ایران
دانشگاه آزاد اسلامی واحد کرمان گروه مهندسی کامپیوتر کرمان ایران
مراجع و منابع این Paper: