طراحی گیت NOR سه ، پنج ، هفت و نه ورودی مبتنی بر ترانزیستورهای نانو لوله کربنی

Publish Year: 1395
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 468

This Paper With 14 Page And PDF Format Ready To Download

  • Certificate
  • من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این Paper:

شناسه ملی سند علمی:

NSTE01_052

تاریخ نمایه سازی: 11 مرداد 1396

Abstract:

نانولوله های کربنی به علت مشخصات الکتریکی فوق العاده خود یکی از بهترین گزینه ها به منظور جایگزینی فناوری مبتنی بر سیلیکون به شمار می روند .ترانزیستور مبتنی بر نانولوله کربنی یکی از امیدوار کننده ترین جایگزین ها برای دست یابی به مدارات دیجیتال با سرعت بالاتر و ابعاد کوچکتر می باشد. با توجه به اهمیت گیت NOR در بهبود تکنولوژی کامپیوتر و الکترونیک در جهان امروز دارند همچنین ارایه روشی مناسب برای طراحی گیت های NOR با تعداد ورودی بالا مورد توجه می باشد. دراین مقاله گیت های NOR سه ، پنج ، هفت و نه ورودی مبتنی بر ترانزیستور نانو لوله کربنی بر اساس یک روش طراحی جدید با استفاده از HSPICE در تکنولوژی 91 نانو متر شبیه سازی شده اند. بر اساس نتایج بدست آمده گیت های طراحی شده بر اساس ترانزیستور نانو لوله کربنی دارای تعداد ترانزیستور کمتر ، توان مصرفی و تاخیر انتشار بهبود یافته تری نسبت به گیت های NOR بر مبنای تکنولوژی معمولی CMOS هستند.

Keywords:

گیت های NOR , سه و پنج و هفت نه ورودی , ترانزیستورهای مبتنی بر نانو لولهکربنی , تکنولوژی CMOS

Authors

میلاد قطب دینی

گروه برق ، واحد یزد ، دانشگاه آزاد اسلامی یزد

فخرالسادات رستگاری

گروه برق ، واحد یزد ، دانشگاه آزاد اسلامی یزد

فرحناز ذاکریان

گروه برق ، واحد یزد ، دانشگاه آزاد اسلامی یزد (مربی)

مراجع و منابع این Paper:

لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :
  • Singh, P. and mehra, r, (2014) , "Desisn Analysis of ...
  • Srikanth, S.V., et al. (2015). "Design of Logic Gates Using ...
  • Rummeli, M. H., et al. (2011). "Synthesis of carbon nanotubes ...
  • J. Deng, Device Modeling and Circuit Performance Evaluation for Nanoscale ...
  • Carbon Nanotube C omputational and Storage Circuits Immune to Metallic ...
  • S. Lin, Y.B. Kim, and F. Lombardi, ، A Novel ...
  • L. Qu, F. Du, and L. Dai, (2008), ،Preferential Syntheses ...
  • D. S. Bethune et al. (1993), _، C ob alt-catalysed ...
  • S. Iijima and T. Ichihashi, (1993). «Single-shell carbon nanotubes of ...
  • M.H. Moaiyeri et al., ،Efficient CNTFET-B ased Ternary Full Adder ...
  • S. S Mishra., et al. (2010), "A comparative performance analysis ...
  • A. Raycho wdhury, A. Keshavarzi, J. Kurtin, V. De, and ...
  • J. Deng and H.-S P. Wong, (2007), 4A Compact SPICE ...
  • S.V., Srikanth, et al.(2015), "Design of Logic Gates Using CNTFETs.", ...
  • _ Porabhu, and n, sarwade. (2013), "hspice imp lementation of ...
  • s. Porabhu, and n, sarwade.(2013), "Application of CNTFET as Logic ...
  • B , Pokharel., et al.(2013), "Designing CNTFET and Force Stacking ...
  • نمایش کامل مراجع