ترانسیستور توام تخلیه ی سیلیکوى روی عایق با بدنه و لایه ی نازک اکساید مدفون شده UTBB با طول گیت 22 نانومتر و بررسی عملکرد آن با اعمال بایاس گیت دوم

در این جا به بررسی ساختار ترانزیستور تمام تخلیه ی سیلیکون روی عایق با بدنه و لایه ی اکساید مدفون شده ی بسیار نازک و مزایای استفاده از آن نسبت به دیگر تکنولوژی ها، هنگامی که ابعاد ترانزیستورها بسیار کوچک می شوند، می پردازیم. در این ساختار با قابلیت بایاس گیت دوم یا گیت پشتی می توان بر مشکلات ناشی از کوچک سازی ترانزیستورها که در دیگر تکنولوژی ها وجود دارد، غلبه کرد. با اعمال ولتاژ مناسب به گیت دوم این ترانزیستورها می توان ولتاژ آستانه و در نتیجه جریان نشتی، توان هدر رفتی و سرعت را به خوبی کنترل کرد. ترانزیستورهای تمام تخلیه سیلیکون روی عایق با بدنه ی بسیار نازک یکی از بهترین تکنولوژی ها برای ادامه روند کوچک سازی طبق قوانین پیش بینی شده با انجمن بین المللی نقشه راه طراحی نیمه هادی می باشند، این افزاره ها آثار کانال کوتاه را به خوبی کنترل می کنند با به کار بردن لایه ی بسیار نازک اکساید مدفون شده در حدود ده نانو متر، میدان های الکتریکی حاشیه ای درون اکساید کاهش می یابد و در نتیجه کنترل آثار کانال کوتاه بسیار بهتر از ساختار با بدنه ی نازک صورت می گیرد و پارامترهای SS,DIBL بهبود می یابد با لایه ی بسیار نازک اکساید مدفون شده کو پلینگ بین درین و بستر کاهش می یابد. و آثار کانال کوتاه کاهش می یابد اما این لایه ی نازک اکساید مدفون شده، هنگامی که تخلیه دورن بستر زیرین اتفاق بیفتد از نظر الکتریکی این قطعات می شود با استفاده از قوانین انجمن بین المللی نقشه ی راه طراحی نیمه هادی، ترانزیستور مورد نظر را برای طول گیت 22 نانومتر طراحی کرده و با استفاده از نرم افزار شبیه سازی نیمه هادی ISE TCAD به شبیه سازی افزاره ی مورد نظر می پردازیم و تاثیر بایاس مستقیم و یا معکوس گیت دوم بر روی آثار کانال کوتاه بررسی می شود.

Keywords:

اثار کانال کوتاه , بایاس گیت پشتی , ترانزیستور تمام تخلیه ی سیلیکون روی عایق , تنظیم ولتاژ آستانه