واکاوی تکنولوژی ساخت ترانزیستورهای CMOS سیلیکونی با رویکرد کاهش ابعاد در مقیاس نانو
Publish Year: 1396
Type: Conference paper
Language: Persian
View: 1,356
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
ITCT04_085
Index date: 8 November 2017
واکاوی تکنولوژی ساخت ترانزیستورهای CMOS سیلیکونی با رویکرد کاهش ابعاد در مقیاس نانو abstract
پیشرفت های اخیر صورت گرفته در حوزه طراحی مدارت VLSI نشان می دهد که ترانزیستورهای CMOS سیلیکونی در طول سالیان متمادی پتانسیل زیادی جهت فرآیند کوچک سازی و کاهش ابعاد در راستای تحقق قانون گوردن مور از خود نشان داده اند . مهمترین ویژگی های عملکردی این قبیلترانزیستورها در مقایسه با همتایان، تداوم افزایش سرعت عملکرد و کاهش توان تلفاتی همگام با روند کوچک سازی ابعاد در مقیاس نانو می باشد. اما با وجود مزایایی که در فرآیند کوچک سازی این قبیل ترانزیستورها رخ می دهد محدودیت های گسترده ای نیز ناشی از این امر پدید می آید که بیشتر اینمحدودیت ها از دیدگاه کوانتومی مطرح می گردد. از اینرو با ظهور تکنولوژی های جدید از قبیل ترانزیستورهای نانو لوله کربنی و رفع بسیاری از چالش های مطرح شده توسط آنها می توان انتظار داشت که در آینده ای نزدیک باید شاهد پایان عمر ترانزیستورهای CMOS سیلیکونی باشیم
واکاوی تکنولوژی ساخت ترانزیستورهای CMOS سیلیکونی با رویکرد کاهش ابعاد در مقیاس نانو Keywords:
ترانزیستور CMOS سیلیکونی , ترانزیستور نانو لوله کربنی , چالش های کوانتومی , لیتوگرافی , کاهش ابعاد , مقیاس نانو
واکاوی تکنولوژی ساخت ترانزیستورهای CMOS سیلیکونی با رویکرد کاهش ابعاد در مقیاس نانو authors
علیرضا خلیلی
گروه مخابرات، دانشکده مهندسی برق ، دانشگاه پدافند هوایی خاتم الانبیا(ص)، تهران
روح الله روحانی فر
مدرس گروه الکترونیک، دانشکده مهندسی برق، دانشگاه پدافند هوایی خاتم الانبیا(ص)تهران
سیدوحید حسینی
مدرس گروه الکترونیک، دانشکده مهندسی برق، دانشگاه پدافند هوایی خاتم الانبیا(ص)تهران