طراحی یک مقایسه کننده ی دینامیکی با توان مصرفی کم و سرعت بالا و تاخیر کاهش یافته
Publish place: 2nd International Conference on Electrical Engineering
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 444
This Paper With 8 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE02_346
تاریخ نمایه سازی: 7 اسفند 1396
Abstract:
در این مقاله یک مقایسه کننده ی دینامیکی با توان مصرفی کم و سرعت بالا ارایه شدهاست. در این ساختار با اعمال نصف ولتاژ تغذیه به خروجی های مقایسه کننده در فاز اولیه عملکرد، معیار تاخیر در عملکرد مقایسه کننده، در مقایسه با ساختار مرسوم با کاهش 37 درصدی همراه بوده است. همچنین، در ساختار ارایه شده از تکنیک کاهش توان مصرفی در فاز مقایسه استفاده شده است. شبیه سازی های مربوطه در تکنولوژی 180nm CMOS و ولتاژ تغذیهی 1/8 ولت انجام شده است و توان مصرفی در حدود 165µW، حساسیت به تاخیر 53ps/dec و همچنین آفست6/75mV حاصل شده است.
Keywords:
Authors
یوسف خزایی
آزمایشگاه پژوهشی مدارها و سیستم های مجتمع، دانشکده برق، دانشگاه خواجه نصیر الدین طوسی، تهران، ایران
کیوان کرامت زاده
آزمایشگاه پژوهشی مدارها و سیستم های مجتمع، دانشکده برق، دانشگاه خواجه نصیر الدین طوسی، تهران، ایران
محمدحسین مقامی
استادیار گروه برق، دانشگاه تربیت دبیر شهید رجایی ، تهران، ایران