بررسی چالش های اطمینان پذیری در طراحی شبکه های روی تراشه
Publish place: Fifth International Conference on Electrical and Computer Engineering with Emphasis on Indigenous Knowledge
Publish Year: 1396
Type: Conference paper
Language: Persian
View: 541
This Paper With 15 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
COMCONF05_336
Index date: 11 May 2018
بررسی چالش های اطمینان پذیری در طراحی شبکه های روی تراشه abstract
نیاز به قدرت پردازشی بالا در عصر کنونی سبب شده تا سیستمهای چندپردازنده ای جایگزین سیستمهای تک پردازنده ای رایج شوند و در نتیجه تراشه هایی با تعداد هسته های پردازشی زیاد و حافظه های نهان مرتبط با این هسته ها ساخته شوند. در چنین تراشه هایی که سیستمهای روی تراشه نامیده میشوند به دلیل مشکلات زیاد ساختارهای ارتباطی مبتنی بر گذرگاه مشترک، تبادل دادهها بین هسته ها و حافظه های نهان از طریق شبکه های روی تراشه صورت می پذیرد. حجم زیاد تبادلات دادهای به همراه کوچکتر شدن اندازه های مشخصه در فناوریهای نوین سبب شده تا شبکه های روی تراشه به شدت در معرض نقص و خرابی قرار گیرند. با توجه به اهمیت اطمینانپذیری در طراحی تراشه ها بخصوص در سیستمهای بحرانی، در این مقاله چالش های پیش روی طراحی شبکه های روی تراشه از دیدگاه اطمینان پذیری بررسی شده است و راهکارهایی که تاکنون برای رفع این چالشها ارایه شده مورد ارزیابی قرار گرفته اند.
بررسی چالش های اطمینان پذیری در طراحی شبکه های روی تراشه Keywords:
شبکه های روی تراشه , اطمینان پذیری , سیستم های چند پردازنده ای , هسته های پردازشی , گذرگاه مشترک , سیستم های روی تراشه
بررسی چالش های اطمینان پذیری در طراحی شبکه های روی تراشه authors
دانیال میری زاده
مربی گروه آمار و علوم کامپیوتر، دانشکده علوم، دانشگاه محقق اردبیلی، اردبیل، ایران