یک حالت ساده شده از مدل چندجمله ای با اثرات حافظه مناسب برای پیاده سازی پیش اعوجاج ساز دیجیتالی بر روی FPGA
Publish place: Fifth International Conference on Electrical and Computer Engineering with Emphasis on Indigenous Knowledge
Publish Year: 1396
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 435
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
COMCONF05_599
تاریخ نمایه سازی: 21 اردیبهشت 1397
Abstract:
در سیستم های ارتباطی بی سیم مدرن پیش اعوجاج ساز دیجیتالی (DPD) به منظور جبران اثرات غیرخطی تقویت کننده های توان (PA) به صورت گسترده مورد استفاده قرار میگیرد. مدلهای مرسوم برای پیاده سازی پیش اعوجاج ساز دیجیتالی دارای پیچیدگی محاسباتی بالایی بوده و سبب اشغال منابع سخت افزاری میشوند. در این مقاله یک حالت ساده شده از مدل چندجمله ای با اثرات حافظه (MP) مناسب برای پیاده سازی پیش اعوجاج ساز دیجیتالی بر روی FPGA ارایه میشود. مدل ارایه شده توسط سیگنالهای LTE با پهنای باند 5MHz و 10MHz مورد آزمایش قرار گرفت و مشاهده گردید که بعد از اعمال پیش اعوجاج ساز دیجیتالی، نسبت توان کانال مجاور (ACPR) از حدود -20dBc به حدود -43dBc بهبود یافت. مدل ساده شده در مقایسه با مدل چندجمله ای مرسوم عملکرد خطی سازی مشابهی داشته در حالی که 28% تعداد ضرایب کمتری دارد.
Keywords:
خطی سازی تقویت کننده توان , پیش اعوجاج ساز دیجیتالی , مدل چندجمله ای با اثرات حافظه
Authors
سبحان عبدالملکی
دانشجوی کارشناسی ارشد، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران
جواد جاویدان
دانشجوی کارشناسی ارشد، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران دانشیار، گروه مهندسی برق، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران