تحلیل نویز فاز و بررسی روشهای کاهش آن در نوسان سازه ای سینوسی فرکانس بالا Lcvco
Publish place: National Conference on Knowledge and Technology of Electrical Engineering, Computer and Mechanics of Iran
Publish Year: 1397
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,389
This Paper With 12 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
UTCONF02_038
تاریخ نمایه سازی: 13 مهر 1397
Abstract:
نوسان سازها جزء اصلی بسیاری از سیستم های الکترونیکی هستند کاربردهای آن تولید ساعت در ریز پردازنده ها تا سنتز فرکانس حاصل در تلفن های سلولی را در بر می گیرد که نیاز به توپولوژیهای متفاوتی از نوسان سازها با درجات متفاوت از کارایی دارند طراحی نوسان ساز مقاوم CMOS هنوز هم جزء مسایل جالب استمعمولا0 نوسان سازها در یک حلقه قفل فاز بکار می برند در اینجا سعی شده است به تحلیل نویز فاز و روشهای کاهش آن بویژه در نوسان سازهای کنترل شده در ولتاژ VCO بپردازیم. در این تحقیق به طراحی اسیلاتور کنترل شونده با ولتاژ از نوع سلفی خازنی می پردازیم و مشخصه های آن را بهبود می دهیم. در مرحله ی بعد با استفاده از ترانزیستور سلف های فعال طراحی شده و جایگزین سلف های پسیو در مدار اسیلاتور سلفی خازنی می گردد. با استفاده از سلف های فعال پیشنهادشده اسیلاتورهایی پیشنهاد و طراحی گردید و نشان داده می شود که عملکرد آن نسبت به اسیلاتورهای سلفی خازنی طراحی شده ی قبلی بالاتروبهتر می باشد. به ویژه نویز فاز مدار پیشنهادی156 dBc/Hz -می باشد که بسیار کمتر از نویز فاز گزارش شده در مقالات قبلی می باشد.
Keywords:
Authors
امیر پیروی
گروه مهندسی برق، واحد بندرعباس ، دانشگاه آزاد اسلامی، بندرعباس ، ایران
جواد کرمدل
استادیار گروه مهندسی برق، واحد تهران جنوب، دانشگاه آزاد اسلامی، تهران جنوب، ایران