مقایسه طراحی مدار اینورتر CMOS و FinFET در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی
Publish place: 3rd International Conference on Electrical Engineering
Publish Year: 1397
Type: Conference paper
Language: Persian
View: 681
This Paper With 20 Page And PDF Format Ready To Download
- Certificate
- I'm the author of the paper
Export:
Document National Code:
ICELE03_201
Index date: 9 March 2019
مقایسه طراحی مدار اینورتر CMOS و FinFET در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی abstract
در این مقاله خلاصه ای از تفاوت عملکرد یک اینورتر بوت استرپ CMOS در تکنولوژی 90 نانومتر با FinFET درتکنولوژی 20 نانومتر در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی می باشد.در این مقاله نشان داده شده است که توان مصرفی وتوان نشتی در مدار با طراحی FinFET نسبت به مدار CMOS کاهش یافته است اما تاخیر مدار CMOS کمتر از آن است و در نهایت شاهد این خواهیم بود که PDP و EDP مدار FinFET بهینه تر از مدار CMOS خواهد بود.همچنین نشان داده شده است که بارهای مختلف چه تاثیری در توان مصرفی خواهند گذاشت.
مقایسه طراحی مدار اینورتر CMOS و FinFET در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی Keywords:
مقایسه طراحی مدار اینورتر CMOS و FinFET در ناحیه زیر آستانه با تکنیک کاهش جریان نشتی authors
علیرضا حسن زاده
استادیار دانشکده مهندسی برق دانشگاه شهید بهشتی
شایان هاشمی ایزیی
دانشجو کارشناسی ارشد دانشگاه آزاد اسلامی واحد مرکز