پیکر بندی مجدد معماری VLSI کم توان برای اجرای فیلترهای FIR
Publish place: 2nd National Electrical Engineering
Publish Year: 1388
نوع سند: مقاله کنفرانسی
زبان: Persian
View: 1,703
This Paper With 7 Page And PDF Format Ready To Download
- Certificate
- من نویسنده این مقاله هستم
این Paper در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NEEC02_050
تاریخ نمایه سازی: 7 بهمن 1388
Abstract:
این مقاله یک معماری با پیکر بندی مجدد VLSI سنتی را ارائه می کند که مناسب برای ساخت فیلترهای دیجیتال توان پایین، مرتبه متوسط به بالا، پاسخ ضربه محدود (FIR (Finite Impulse Response هست. این کار توسط یک آرایه با قابلیت پیکربندی مجدد بر پایه تکنیک ( طراحی عملگر اولیه )، (Primitive Operator Design (POD است. مفهوم الگوریتم ژنتیک (Genetic Algorithm (GA برای محاسبه پاسخ فرکانسی فیلترهای مذکور از تبدیل فوریه سریع 256 نقطه ای randix-4 (FFT) استفاده شده است. نتایج نشان می دهند که کارایی فیزیکی سطح و مصرف توان این طراحی، در مقایسه با بقیه FPGA های صنعتی همه منظوره، بسیار قابل رقابت است. در این مقاله سعی شده که کیفیت طراحی فیلتر نیز پیشرفت داشته باشد.
Keywords:
پیکر بندی مجدد , فیلتر پاسخ ضربه محدود , فیلتر دیجیتال توان پایین , الگوریتم ژنتیک , طراحی عملگر اولیه , تبدیل فوریه سریع , پردازش دیجیتالی سیگنال
Authors
ثاقب کوهپایه عراقی
Center forMultimedia Security and Signal Processing (CMSSP) – Multimedia University- Malaysia
مراجع و منابع این Paper:
لیست زیر مراجع و منابع استفاده شده در این Paper را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود Paper لینک شده اند :